AVRFreaks.net

   // grab timer value

   lds      r18,TCNT3L
   lds      r19,TCNT3H

   // drop down tx line for start bit
   lds      r20, PORTD
   andi      r20,0xFD
   sts      PORTD,r20
   
   // set trigger for tx timer
   cli
   sts      OCR3BH,r19
   sts      OCR3BL,r18
   sei

   // grab timer value
   cli
   lds      r18,TCNT3L
   lds      r19,TCNT3H

   // drop down tx line for start bit
   lds      r20, PORTD
   andi      r20,0xFD
   sts      PORTD,r20
   
   // set trigger for tx timer
   sts      OCR3BH,r19
   sts      OCR3BL,r18
   sei

#include <avr/io.h>
#include <avr/interrupt.h>
#include "soft_uart.h"

#define BAUD   9600
#define BIT_TIME   (uint16_t)((F_CPU + BAUD/2) / BAUD)

#define SRX     PD0             // Tiny2313  INT0/INT1 PD2/PD3
#define SRXPIN  PIND            // Mega32    INT0/INT1 PD2/PD3
#define SRXPORT PORTD           // 90USB1287 INT0/INT1 PD0/PD1

#define STX     PD1             //PB2
#define STXPORT PORTD
#define STXDDR  DDRD

#define W(sfr, x)        {sfr ## H = (x) >> 8; sfr ## L = (x);}
#define R(sfr)        ((x16 = sfr ## L), x16 += (uint16_t)(sfr ## H) << 8)
#define ADD(dst, src, val) {x16=src##L;x16+=(uint16_t)src##H<<8;x16+=(uint16_t)(val);dst##H=x16>>8;dst##L=x16;}

volatile uint8_t srx_done, stx_count;
volatile uint8_t srx_data, srx_mask, srx_tmp, stx_data;

unsigned char Uart_tx_ready(void)
{
    return (stx_count == 0);
}

unsigned char uart_putchar(unsigned char c)
{
    while (stx_count);
    stx_data = ~c;
    stx_count = 10;
    return c;
}

unsigned char uart_test_hit(void)
{
    return srx_done;
}

unsigned char uart_getchar(void)
{
    while (!srx_done);
    srx_done = 0;
    return srx_data;
}

void uart_init(void)
{
    OCR2B = TCNT2 + 1;          // force first compare
    TCCR2A = (1 << COM2B1) | (1 << COM2B0);     // T1 mode 0
    TCCR2B = (1 << FOC2B) | (1 << CS21);        // CLK/8, T1 mode 0
    TIMSK2 = (1 << OCIE2B);     // enable tx and wait for start
    EICRA = (1 << ISC01);       // -ve edge
    EIMSK = (1 << INT0);        // enable INT0 interrupt

    stx_count = 0;              // nothing to send
    srx_done = 0;               // nothing received
    STXPORT |= 1 << STX;        // TX output
    STXDDR |= 1 << STX;         // TX output
    SRXPORT |= (1 << SRX);      // pullup on INT0
}

ISR(INT0_vect)                  // rx start
{
    OCR2A = TCNT2 + (BIT_TIME / 8 * 3 / 2);     // scan 1.5 bits after start
    srx_tmp = 0;                // clear bit storage
    srx_mask = 1;               // bit mask
    TIFR2 = 1 << OCF2A;         // clear pending interrupt
    if ((!(SRXPIN & (1 << SRX)))) {     // still low
        TIMSK2 = (1 << OCIE2A) | (1 << OCIE2B); // wait for first bit
        EIMSK &= ~(1 << INT0);
    }
}

ISR(TIMER2_COMPA_vect)
{
    if (srx_mask) {
        if (SRXPIN & (1 << SRX))
            srx_tmp |= srx_mask;
        srx_mask <<= 1;
        OCR2A += BIT_TIME / 8;  // next bit slice
    } else {
        srx_done = 1;           // mark rx data valid
        srx_data = srx_tmp;     // store rx data
        TIMSK2 = (1 << OCIE2B); // enable tx and wait for start
        EIMSK |= (1 << INT0);   // enable START irq
        EIFR = (1 << INTF0);    // clear any pending
    }
}

ISR(TIMER2_COMPB_vect)          // tx bit
{
    OCR2B += BIT_TIME / 8;      // next bit slice
    if (stx_count) {
        if (--stx_count != 9) { // no start bit
            if (!(stx_data & 1))        // test inverted data
                TCCR2A = (1 << COM2B1) | (1 << COM2B0);
            else
                TCCR2A = (1 << COM2B1);
            stx_data >>= 1;     // shift zero in from left
        } else {
            TCCR2A = (1 << COM2B1);     // START bit
        }
    }
}

 00e0 000c0341 0054004d 0045004c 00260358  ...A.T.M.E.L.&.X
 00f0 0070006c 00610069 006e0020 00550053  .p.l.a.i.n. .U.S
 0100 00420020 00470061 00740065 00770061  .B. .G.a.t.e.w.a
 0110 00790012 03300030 00300030 00300030  .y...0.0.0.0.0.0
 0120 00300030 00040309 04180353 00650072  .0.0.......S.e.r
 0130 00690061 006c0020 0050006f 00720074  .i.a.l. .P.o.r.t
 0140 00200350 0072006f 00670072 0061006d  . .P.r.o.g.r.a.m
 0150 006d0065 00720020 0050006f 00720074  .m.e.r. .P.o.r.t
 0160 002a0008 01000000 08000001 ea0c00ff  .*..............